Wafer: Vật liệu kỳ diệu nâng đỡ thế giới quang điện [Khoa học phổ thông SMM]

Tin tức SMM ngày 16 tháng 5:

01 Wafer là gì

Trong làn sóng công nghệ hiện đại, wafer tỏa sáng như những ngôi sao rực rỡ trên khắp các lĩnh vực của ngành công nghiệp thông tin điện tử. Những tấm pin năng lượng mặt trời thường thấy trên mái nhà không thể thiếu wafer, một vật liệu cốt lõi.

Wafer là một lát mỏng được tạo thành từ silicon, một nguyên tố nằm trong Nhóm 14 của bảng tuần hoàn với số nguyên tử là 14. Đây là một vật liệu bán dẫn với các tính chất điện độc đáo, có khả năng hoạt động giữa chất dẫn điện và chất cách điện, khiến nó trở thành vật liệu quan trọng để sản xuất các thiết bị điện tử khác nhau.

02 Phân loại wafer

Silicon đơn tinh thể? Silicon đa tinh thể? Đâu là điểm tương đồng và khác biệt giữa chúng? Sự khác biệt cơ bản giữa silicon đơn tinh thể và silicon đa tinh thể nằm ở cấu trúc tinh thể của chúng. Các nguyên tử silicon được sắp xếp trong nhiều hạt tinh thể theo mạng kim cương. Nếu các hạt tinh thể này phát triển thành các hạt có cùng định hướng mặt phẳng tinh thể, silicon đơn tinh thể được hình thành. Nếu chúng phát triển thành các hạt có định hướng mặt phẳng tinh thể khác nhau, silicon đa tinh thể được hình thành.

(I) Wafer silicon đơn tinh thể

Trong lĩnh vực quang điện mặt trời, wafer thường được hiểu là wafer silicon đơn tinh thể. Chức năng chính của các wafer silicon đơn tinh thể thông thường là sử dụng năng lượng mặt trời quang điện để phát điện và làm nguyên liệu cho hệ thống sưởi ấm. Wafer silicon đơn tinh thể được cắt từ các thanh silicon đơn tinh thể có độ tinh khiết cao, với yêu cầu độ tinh khiết thường đạt 5 số 9, tức là 99,999% silicon tinh khiết. Silicon đơn tinh thể có sự sắp xếp nguyên tử có quy luật, thể hiện cấu trúc tinh thể hoàn hảo. Cấu trúc này mang lại cho các wafer silicon đơn tinh thể các tính chất điện và cơ học tuyệt vời.

Hiện nay, các wafer silicon đơn tinh thể chủ yếu được chia thành hai loại: wafer loại N và wafer loại P. Sự khác biệt giữa wafer loại N và wafer loại P chủ yếu nằm ở các nguyên tử khác nhau được pha tạp trong giai đoạn silicon nguyên chất. Ví dụ, pha tạp các nguyên tố ngũ giá (như phốtpho, asen) vào silicon nguyên chất tạo thành silicon đơn tinh thể loại N, trong khi pha tạp các nguyên tố tam giá (như boron, gali) vào silicon nguyên chất tạo thành silicon đơn tinh thể loại P. ----text end---Hình ảnh sau đây cho thấy cấu trúc tinh thể của silicon đơn tinh loại N và loại P (P ở bên trái, N ở bên phải).

Sử dụng polysilicon có độ tinh khiết cao làm nguyên liệu thô, các công nghệ kéo tinh thể như CZ (phương pháp Czochralski) hoặc FZ (phương pháp float-zone) được áp dụng để chuyển đổi polysilicon thành các thanh silicon đơn tinh. Phương pháp Czochralski liên quan đến việc nhúng một tinh thể hạt vào chất lỏng silicon nóng chảy, từ từ xoay và kéo nó lên để các nguyên tử silicon sắp xếp có trật tự trên tinh thể hạt, tạo thành một thanh silicon đơn tinh. Phương pháp float-zone sử dụng sưởi cảm ứng tần số cao để làm nóng chảy một phần của thanh silicon, tận dụng đặc tính tăng trưởng của tinh thể để thu được các thanh silicon đơn tinh có độ tinh khiết cao. Sau khi có được các thanh silicon đơn tinh, chúng cần được cắt thành các lát mỏng, tiếp theo là các quy trình như mài và đánh bóng để thu được các tấm silicon đơn tinh có bề mặt nhẵn và kích thước chính xác.

Các thông số kỹ thuật chính của tấm silicon đơn tinh bao gồm: N-type 183, N-type 210 và N-type 210R. Ba loại tấm này là các tấm lớn chủ đạo trên thị trường. Các tấm P-type còn lại chủ yếu bao gồm 182 và P-type 210. Các kích thước chủ đạo ban đầu khác bao gồm M6 (166mm), đã dần dần bị loại bỏ, cũng như kích thước chuyển tiếp G1 (158,75mm) và kích thước chủ đạo trước đây M2 (156,75mm). Ngoài ra, còn có các tấm silicon hình chữ nhật của các loại khác, chẳng hạn như M10D, M10L, M10DL, v.v., cũng như các tấm silicon hình chữ nhật có kích thước 182,2×191,6mm.

(II) Tấm Silicon Đa Tinh

Tấm silicon đa tinh được cắt từ các thanh silicon đa tinh. Sự sắp xếp nguyên tử của polysilicon là không có trật tự, bao gồm nhiều tinh thể nhỏ. Do đó, tấm silicon đa tinh không có sự phân biệt loại N hoặc loại P. Do sự sắp xếp không có trật tự của chúng, hiệu suất điện của chúng kém hơn so với tấm silicon đơn tinh, nhưng việc chuẩn bị chúng tương đối đơn giản và tiết kiệm chi phí. Phương pháp đúc thường được sử dụng để chuẩn bị các thanh silicon đa tinh. Polysilicon có độ tinh khiết cao được nung chảy và đổ vào khuôn, nơi nó nguội và đông đặc để tạo thành một thanh silicon đa tinh thể. Sau đó, thanh silicon này được cắt, mài và đánh bóng để thu được các tấm silicon đa tinh thể.

Các tấm silicon đa tinh thể chủ yếu được sử dụng trong lĩnh vực pin mặt trời. Mặc dù hiệu suất chuyển đổi quang điện của chúng thấp hơn một chút so với tấm silicon đơn tinh thể, nhưng chúng vẫn được sử dụng rộng rãi trong các dự án phát điện quang điện quy mô lớn do lợi thế về chi phí đáng kể. Nhiều tấm pin mặt trời được thấy trong một số nhà máy điện mặt trời và hệ thống phát điện mặt trời gia đình được làm từ tấm silicon đa tinh thể.

(III) Tấm Silicon Vô Định Hình

Tấm silicon vô định hình, hay còn gọi là silicon vô định hình, là một loại vật liệu bán dẫn vô định hình. Sắp xếp nguyên tử của chúng thiếu tính tuần hoàn rõ ràng, thể hiện trạng thái vô trật tự. Phương pháp phổ biến để chế tạo tấm silicon vô định hình là lắng đọng hơi, chẳng hạn như phân hủy bằng điện phóng sáng và phun bắn. Phân hủy bằng điện phóng sáng liên quan đến việc phân hủy các khí như silane trong buồng chân không dưới tác động của điện trường tần số cao, khiến các nguyên tử silicon lắng đọng trên một nền và tạo thành một lớp silicon vô định hình. Phun bắn liên quan đến việc bắn phá một mục tiêu silicon bằng các ion năng lượng cao, khiến các nguyên tử silicon bắn phá lên một nền và tạo thành một lớp silicon vô định hình.

Tấm silicon vô định hình chủ yếu được sử dụng trong các lĩnh vực như pin mặt trời màng mỏng và cảm biến. Trong pin mặt trời màng mỏng, chúng có thể được chế tạo thành pin mặt trời linh hoạt để sử dụng trong các ứng dụng đặc biệt, chẳng hạn như ba lô mặt trời và xe hơi mặt trời. Trong lĩnh vực cảm biến, tấm silicon vô định hình có thể được sử dụng để chế tạo cảm biến nhạy sáng, cảm biến nhiệt độ, v.v.

03   Phương Pháp Chế Tạo Tấm Silicon

Quy trình sản xuất tấm silicon đơn tinh thể không phức tạp. Nguyên liệu chính là polysilicon có độ tinh khiết cao, và các bước chính bao gồm kéo tinh thể, cắt lát, mài, kiểm tra và đóng gói.

(I) Kéo Tinh Thể

Đầu tiên, polysilicon có độ tinh khiết cao cần được chuyển đổi thành thanh silicon đơn tinh thể. Quá trình này liên quan đến hai phương pháp sản xuất: phương pháp Czochralski (CZ) và phương pháp Float Zone (FZ). Trong lĩnh vực năng lượng mặt trời quang điện, phương pháp CZ được sử dụng phổ biến, chiếm 85% sản lượng silicon đơn tinh thể. Nguyên lý của phương pháp này là nhúng một hạt giống vào silicon nóng chảy, từ từ xoay và kéo nó lên trên, cho phép các nguyên tử silicon sắp xếp có trật tự trên hạt giống, tạo thành một thanh silicon đơn tinh thể.

Đầu tiên, polysilicon và các chất nhuộm (như boron và phosphorus) được xếp chồng lên nhau và đặt vào một cái cốc thạch anh, sau đó được nung nóng đến 1420°C để nóng chảy. Silicon nóng chảy thu được là một bước quan trọng để phân biệt giữa vật liệu loại N và loại P, vì nguyên liệu thêm vào ở giai đoạn này quyết định loại vật liệu. Một hạt giống (một mảnh silicon đơn tinh thể nhỏ) được từ từ hạ xuống để tiếp xúc với hợp kim nóng chảy. Bằng cách kiểm soát tốc độ kéo (khoảng 1-5mm/phút) và độ dốc nhiệt độ, một thanh silicon đơn tinh thể được tạo ra. Đường kính thông thường bao gồm 6 inch (150mm), 8 inch (200mm) và 12 inch (300mm). Hình dưới đây cho thấy một minh họa về quá trình kéo tinh thể.

(II) Cắt, Mài và Đánh bóng

Trong quá trình kéo tinh thể, rất khó để kiểm soát đường kính của thanh silicon đơn tinh thể. Hình dưới đây cho thấy các thông số kỹ thuật cho quá trình kéo tinh thể trong lò silicon đơn tinh thể.

Thanh silicon đơn tinh thể được kéo lên có đầu, đuôi và các cạnh bị loại bỏ để thu được một thanh silicon hình trụ. Để đạt được các đường kính tiêu chuẩn như 6 inch, 8 inch và 12 inch, phôi silicon được cán đường kính ngoài sau khi kéo tinh thể, thường yêu cầu tỷ lệ đồng tâm của thanh silicon phải nhỏ hơn 1%. Điều này được thực hiện để loại bỏ độ lệch đường kính trong quá trình sản xuất. Sau đó, thanh silicon đơn tinh thể được vuông hóa, biến phôi silicon hình trụ thành một thanh silicon hình vuông thông thường (ví dụ: 156mm×156mm, 182mm×182mm, v.v.). Bề mặt của thanh silicon vuông được đánh bóng để loại bỏ lớp oxit và các vết sắc, tạo điều kiện cho quá trình cắt tiếp theo. Sau khi đánh bóng, thanh silicon được cố định trên bàn cắt. Dây kim cương được căng (khoảng cách giữa các sợi dây phụ thuộc vào độ dày của phôi silicon). Thông qua sự lưu thông của vữa (chất lỏng cắt + silicon carbide), dây kim cương di chuyển qua lại với tốc độ cao (tốc độ dây 10-20m/s), cắt thanh silicon thành các lát mỏng (độ dày 150-200μm, với các lát silicon loại N mỏng hơn, đạt dưới 130μm). Hình dưới đây cho thấy sơ đồ cấu trúc bên của một thanh silicon sau khi kéo tinh thể.

Độ dày của tấm silicon đơn tinh thể sau khi cắt ban đầu thường là 150-200μm (cho các ứng dụng PV). Tại giai đoạn này, tấm silicon đơn tinh thể không đáp ứng các yêu cầu để sản xuất pin. Bề mặt của tấm silicon đơn tinh thể có một số hư hỏng và độ nhám nhất định, cần phải mài để loại bỏ lớp bề mặt bị hư hỏng và đạt được độ dày và độ phẳng yêu cầu của tấm silicon. Một máy mài được sử dụng, với chất mài mòn là silicon carbide và dung dịch kiềm (như NaOH) làm môi trường, để mài cả hai mặt của tấm silicon, đảm bảo sai số độ phẳng bề mặt < 5μm. Các cạnh được làm tròn, và cuối cùng, thực hiện đánh bóng. Cần chú ý đặc biệt đến việc đánh bóng riêng các cạnh của tấm silicon để loại bỏ các góc sắc và giảm nguy cơ rò rỉ cạnh trong quá trình chuẩn bị pin. Bề mặt của tấm wafer được làm mịn và phẳng, với độ nhám (Ra) ≤ 0,1 nm. Tại thời điểm này, vẫn có thể có một số tạp chất khác trên bề mặt tấm wafer, cần phải làm sạch thêm.

Đầu tiên, thực hiện rửa bằng dung dịch kiềm: Sử dụng dung dịch NaOH để loại bỏ dư lượng cắt (vữa) và các ion kim loại trên bề mặt. Bước 2: Rửa bằng dung dịch axit: Sử dụng hỗn hợp HF/HNO₃ để loại bỏ lớp oxit bề mặt và các tạp chất kim loại nặng. Rửa bằng nước khử ion: Thực hiện nhiều lần rửa siêu âm để đảm bảo không còn dư lượng hạt trên bề mặt (kích thước hạt < 1 μm). Sau khi làm sạch, việc sản xuất tấm wafer về cơ bản đã hoàn thành. Tuy nhiên, chất lượng của tấm wafer được sản xuất vẫn chưa được biết. Do đó, cần phải thực hiện kiểm tra cuối cùng.

(III) Kiểm tra và Đóng gói

Sau khi sản xuất tấm wafer hoàn thành, một loạt các kiểm tra hiệu suất được thực hiện trên tấm wafer để đảm bảo nó đáp ứng các yêu cầu sản xuất pin tiếp theo. Mỗi nhà sản xuất tấm wafer có các tiêu chuẩn khác nhau về chất lượng tấm wafer, chủ yếu được phân loại thành loại A, loại B và loại C. Chất lượng của tấm wafer chủ yếu được đánh giá theo các khía cạnh sau: chất lượng bề ngoài, độ chính xác kích thước, điện trở suất, tuổi thọ của các tải trọng thiểu số, khuyết tật tinh thể, v.v. Đầu tiên, đo các kích thước vật lý của tấm wafer, bao gồm chiều dài, chiều rộng và độ dày. Cuối cùng, đo độ phẳng và các tính chất cơ học liên quan. Khi đo các tính chất điện, phương pháp đo điện trở suất bằng đầu dò bốn điểm thường được sử dụng để đo điện trở suất của phôi wafer. Phạm vi điện trở suất của phôi wafer loại N thường là 0,5-2 Ω・cm. Ngoài ra, cũng cần kiểm tra tải trọng thiểu số, thường sử dụng phương pháp phân rã dẫn điện quang bằng sóng vi ba. Ánh sáng xung bơm tải trọng, và một cảm biến sóng vi ba phát hiện đường cong phân rã dẫn điện để phù hợp và thu được thời gian sống của tải trọng thiểu số (τ). Cần lưu ý rằng phương pháp kiểm tra này cần được thực hiện trong môi trường phòng tối. Thời gian sống càng cao, số lần tái kết hợp tải trọng càng ít và hiệu suất pin càng cao. Thời gian sống của tải trọng thiểu số của phôi wafer loại N thường là 500 μs.

Ngoài các tính chất vật lý và điện, hàm lượng tạp chất trong phôi wafer cũng là một yếu tố quan trọng trong việc xác định chất lượng phôi wafer, chẳng hạn như hàm lượng oxy. Thông thường, tạp chất trong silicon được phân loại thành hai loại: tạp chất kim loại và tạp chất phi kim loại. Để xác định tạp chất kim loại, thường sử dụng ICP-MS (Phổ khối plasma kết hợp cảm ứng). Thông thường, lấy một mẫu phôi wafer, hòa tan bằng axit, sau đó phát hiện các nguyên tố kim loại vi lượng bằng máy quang phổ khối. Tổng nồng độ tạp chất kim loại thường được yêu cầu là ≤ 1×10¹⁵ nguyên tử/cm³. Đối với việc xác định hàm lượng carbon và oxy, sử dụng máy quang phổ hồng ngoại: Sử dụng đặc tính hấp thụ hồng ngoại của các liên kết silicon-oxy và silicon-carbon để đo hàm lượng oxy (hàm lượng oxy của phôi wafer Cz thường là 1-1,5×10¹⁸ nguyên tử/cm³) và hàm lượng carbon (≤ 5×10¹⁶ nguyên tử/cm³).

Sau khi một lô phôi wafer vượt qua quá trình kiểm tra, chúng vẫn cần phải trải qua quá trình đóng gói trước khi được vận chuyển đến nhà máy sản xuất pin mặt trời. Mục tiêu chính là bảo vệ tính toàn vẹn vật lý và ổn định hiệu suất điện của phôi wafer. Thông qua thiết kế đóng gói tinh tế (chống tĩnh điện, chống ẩm và chống sốc), giảm thiểu tổn thất phôi wafer trong quá trình lưu thông. Phôi wafer thường được đóng gói và vận chuyển bằng hộp đóng gói phôi wafer.

(IV) Giới thiệu về các vật liệu phụ trợ

Một số vật liệu phụ trợ là không thể thiếu trong quá trình sản xuất phôi wafer silicon đơn tinh thể. Những vật liệu này có thể ảnh hưởng đến chất lượng của các tấm wafer, chủ yếu bao gồm nồi đun và dây kim cương.

Nồi đun bằng thạch anh là vật tư tiêu hao cốt lõi cho quá trình phát triển đơn tinh thể trong sản xuất tấm wafer. Các đặc điểm cốt lõi của nồi đun bằng thạch anh là khả năng chịu nhiệt cao, độ tinh khiết cao và không có các đốm đen và bong bóng. Bên trong thành nồi thường được phủ một lớp màng chịu nhiệt cao để giảm ô nhiễm và xói mòn của dung dịch silicon nóng chảy.

Nồi đun bằng thạch anh thường được chia thành ba lớp. Lớp trong cùng là lớp phủ BaO (tiếp xúc trực tiếp với polysilicon ở nhiệt độ trên 1.420°C), đòi hỏi độ tinh khiết cực cao (tạp chất kim loại <5ppm) và thường được phủ với độ dày 5-10μm. Mục đích của nó là tạo thành một lớp màng bảo vệ barium silicat để ngăn chặn sự xói mòn của thạch anh bởi dung dịch silicon nóng chảy. Lớp giữa chủ yếu cung cấp hỗ trợ cấu trúc và thường được làm từ SiO₂ với độ tinh khiết hơn 99,95%. Lớp ngoài chủ yếu được sử dụng để tăng cường độ bền của nồi đun và chịu được áp lực nhiệt.

Vật liệu phụ trợ quan trọng thứ hai là dây cắt, cụ thể là dây kim cương được sử dụng. Dây kim cương được phân loại thành hai loại: dây kim cương kết dính bằng nhựa và dây kim cương mạ điện. Trong lĩnh vực năng lượng mặt trời quang điện, dây kim cương kết dính bằng nhựa thường được sử dụng để cắt tấm silicon đơn tinh thể.

Dây kim cương kết dính bằng nhựa bao gồm hai phần: một sợi thép carbon cao (50-150μm) được phủ bằng bột silicon kim cương nhân tạo, tạo thành một dây kim cương có đường kính 50-150μm. Sợi thép carbon (chứa 0,8-1,2% C, với độ bền kéo >2.500MPa) có bề mặt được gắn chặt với bột kim cương siêu mịn (kích thước hạt 5-40μm, nồng độ 20-30 hạt/mm) thông qua một chất kết dính nhựa (nhựa phenolic + chất kết dính). Dây kim cương di chuyển với tốc độ cao qua lại dưới sự hướng dẫn của bánh xe dẫn hướng (tốc độ dây 10-20m/s), trong khi thanh silicon được cắt thẳng đứng vào lưới dây với tốc độ 0,1-0,5mm/phút, hoàn thành quá trình cắt thanh silicon thành các tấm wafer.

04 Lịch sử phát triển và xu hướng tương lai của tấm wafer

(I) Độ dày tấm wafer - Mỏng hơn

Độ dày của tấm wafer đã có xu hướng mỏng hơn với sự tiến bộ của công nghệ công nghiệp và yêu cầu giảm chi phí. Vào những ngày đầu của các doanh nghiệp PV vào khoảng năm 2000, độ dày của tấm wafer chủ yếu nằm trong khoảng 300μm~400μm, chủ yếu bị giới hạn bởi tổn thất của công nghệ cắt bằng bùn và yêu cầu về độ bền cơ học của tấm wafer. Vào thời điểm này, tổn thất polysilicon tương đối cao, nhưng các tấm wafer dày hơn thì tương đối dễ xử lý hơn.

Giai đoạn từ năm 2000 đến năm 2010 là giai đoạn đột phá nhanh chóng trong công nghệ PV. Trong mười năm này, độ dày của tấm wafer giảm từ 300μm~400μm xuống còn 150μm~180μm. Giai đoạn từ năm 2010 đến năm 2020 được đánh dấu bằng sự mỏng đi nhanh chóng của tấm wafer. Lý do chính cho việc giảm độ dày của tấm wafer trong giai đoạn này là việc áp dụng công nghệ cắt bằng dây kim cương, dần dần thay thế công nghệ cắt bằng bùn.

Kể từ năm 2010, công nghệ cắt bằng dây kim cương tiếp tục phát triển, với đường kính của dây kim cương liên tục giảm. Sự cải thiện về độ bền của tấm wafer cũng đã góp phần vào việc mỏng đi của tấm wafer. Các công nghệ như làm trơn cạnh và nhuộm laser đã tăng cường khả năng chống nứt của tấm wafer, hỗ trợ việc sử dụng các tấm wafer mỏng hơn. Nhìn chung, sự phát triển của độ dày tấm wafer đã tiến hóa từ các tấm wafer polysilicon dày hơn sang các tấm wafer monocrystalline silicon, chuyển đổi từ mức ban đầu 300μm~400μm sang mức hiện tại là 100μm. Công nghệ đã không ngừng phát triển và độ dày của tấm wafer đã giảm dần.

(II) Kích thước tấm wafer - Kích thước lớn hơn

Trước năm 2012, kích thước tấm wafer liên tục tăng lên. Trong giai đoạn đầu của sản xuất tấm wafer, chịu ảnh hưởng của công nghệ tấm wafer bán dẫn, kích thước tấm wafer PV tương đối nhỏ và phân tán. Hơn nữa, công nghệ cắt bằng bùn vào thời điểm đó đã giới hạn cả độ dày và kích thước của tấm wafer, với các tấm wafer polysilicon chiếm ưu thế trên thị trường, trong khi các tấm wafer monocrystalline silicon còn ở giai đoạn đầu phát triển.

Giai đoạn từ năm 2012 đến năm 2018 được đánh dấu bằng việc thiết lập tiêu chuẩn hóa. Trong thời gian này, các doanh nghiệp hàng đầu đã cùng nhau giới thiệu tấm wafer M2 (156,75mm), sau đó trở thành tiêu chuẩn thống nhất của ngành. Nó đạt đỉnh vào năm 2018, chiếm 85% thị phần trong năm đó. Đến thời điểm này, polysilicon đã dần dần bị thay thế bởi các tấm wafer monocrystalline silicon.

Kể từ năm 2018, thị trường tấm wafer đã bước vào giai đoạn cạnh tranh về kích thước lớn hơn. Năm 2018, Jinko giới thiệu tấm wafer G1 (158,75mm). Năm 2019, LONGi tung ra tấm wafer M6 (166mm), tăng diện tích 15% so với M2, với công suất mô-đun vượt 400W. Cùng năm đó, TCL Zhonghuan giới thiệu tấm wafer G12 (210mm), tăng diện tích 60,8% so với M6, mở ra kỷ nguyên công suất siêu cao. Năm 2020, LONGi, hợp tác với Jinko và JA Solar Technology, cùng giới thiệu tấm wafer M10 (182mm), cân bằng giữa công suất và khả năng tương thích chuỗi công nghiệp.

Cho đến nay, tấm wafer silicon đơn tinh thể loại N, chủ yếu có kích thước 183mm, 210R và 210, đã thống trị thị trường. Như có thể thấy từ biểu đồ, thị trường đã phát triển từ nhiều kích thước wafer khác nhau ở giai đoạn đầu, sang thị trường tiêu chuẩn hóa do một kích thước thống trị ở giai đoạn giữa, và hiện nay là thị trường do các kích thước wafer lớn hơn thống trị. Ba thông số kỹ thuật chính còn lại là 182 vuông, hình chữ nhật nhỏ và dòng 210.

(III) Sự tập trung của năng lực sản xuất wafer

Từ năm 2015, xu hướng chung của năng lực sản xuất wafer là hướng tới sự tập trung, chuyển từ thị trường cạnh tranh cao với nhiều doanh nghiệp tham gia ở giai đoạn đầu sang thị trường mà năm doanh nghiệp hàng đầu (CR5) chiếm phần lớn thị phần. Từ năm 2016 đến 2020, mô hình song phương (CR2 vượt 50%) đã rõ ràng, chủ yếu là do các doanh nghiệp hàng đầu cùng tung ra tấm wafer loại M2, trở thành tiêu chuẩn thống nhất của ngành. Sau đó, sau năm 2021, các doanh nghiệp mới tham gia (Shuangliang và Gokin Solar) đã phá vỡ sự độc quyền, khiến thị phần CR5 giảm xuống còn khoảng 60%. Năm 2024, với việc tăng năng lực sản xuất của các nhà sản xuất tích hợp như Jinko và JA Solar Technology, thị phần CR5 tiếp tục giảm. Tuy nhiên, thị trường wafer vẫn thể hiện sự tập trung công nghiệp tổng thể, với số lượng các nhà sản xuất nhỏ giảm đáng kể.

05 Xu hướng sản xuất wafer và các nhà sản xuất chính

(I) Tăng trưởng lắp đặt điện mặt trời so với cùng kỳ năm trước

Năm 2015, Cục Quản lý Năng lượng Quốc gia (NEA) lần đầu tiên xác định rõ chính sách "Giảm nghèo bằng điện mặt trời", thúc đẩy thực hiện các dự án điện mặt trời phân tán nông thôn. Kể từ đó, lắp đặt điện mặt trời của Trung Quốc nói chung đã thể hiện xu hướng tăng trưởng so với cùng kỳ năm trước. Các dự án lắp đặt đã trải qua một giai đoạn suy giảm tạm thời trong giai đoạn 2018-2019 do Chính sách 531 và giai đoạn chuyển tiếp từ polysilicon sang silicon đơn tinh thể, với các chính sách chuyển hướng sang cạnh tranh theo định hướng thị trường. Cùng năm đó, vào năm 2019, chi phí điện năng bình quân hóa (LCOE) của điện mặt trời đã gần bằng với điện than. Kể từ đó, các dự án lắp đặt điện mặt trời đã bước vào giai đoạn tăng trưởng nhanh chóng hàng năm. Ngày nay, với xu hướng phát triển năng lượng sạch không thể tránh khỏi, các dự án lắp đặt vẫn duy trì ở mức cao. Hơn nữa, với những tiến bộ trong công nghệ kết nối lưới điện và tiêu chuẩn hóa công nghiệp, điện mặt trời phân tán vẫn có tiềm năng lắp đặt đáng kể.

(II) Các nhà sản xuất tấm pin lớn và công suất sản xuất của họ

Dưới đây là các nhà sản xuất tấm pin lớn. Danh sách này chủ yếu bao gồm các doanh nghiệp bán tấm pin ra bên ngoài. Trong số đó, LONGi là một doanh nghiệp tích hợp, nhưng do công suất sản xuất tấm pin lớn, doanh nghiệp này cũng tham gia xuất khẩu tấm pin. Tuy nhiên, các doanh nghiệp như Jinko và JA Solar Technology, được đề cập ở trên, có mức độ tích hợp cao và hiếm khi bán tấm pin ra bên ngoài, chủ yếu sử dụng trong nội bộ. Do đó, các doanh nghiệp này không được liệt kê ở đây. Bảng biểu cho thấy có sự khác biệt nhất định về thông số kỹ thuật tấm pin chính do từng nhà sản xuất cung cấp, nhưng hầu hết đều tập trung vào sản xuất và bán tấm pin loại N, có kích thước lớn.